Progetto di un sistema avanzato di aquisizione veloce per sistemi satellitari di navigazione e posizionamento. Il sistema implementa un algoritmo di acquisizione semi-parallelo ed e' in grado di stimare contemporaneamente il ritardo della fase del codice nonche' eventuali residui di frequenza dovuti all'effetto Doppler. L'algoritmo e' stato sviluppato e verificato con successo per l'utilizzo all'interno di un ricevitore Galileo. Un prototipo del sistema e' stato realizzato su una FPGA Xilinx Virtex IV ed e' stato testato in condizioni operative reali per mezzo di un test-bed HW dedicato. Il progetto e' indipendente dalla tecnologia e capace di supportare diverse frequenze di clock della scheda madre.